Kamis, 08 Juni 2023
1. Jurnal [kembali]
2. Hardware
[kembali]
1. Alat dan Bahan
- Alat
- Panel DL 2203D
- Panel DL 2203C
- Panel DL 2203S
4. Jumper
- Bahan pada Proteus
Gambar IC 74LS112
2. IC 7432
Gambar IC 7432
3. IC 7404
Gambar IC 7404
4. Power DC
Gambar Power DC
5. Switch (SW-SPDT)
Gambar Switch
6. Logicprobe atau LED
Gambar Logic Probe
- Pada Flip-Flop
1. J-K Flip-Flop (74LS112)
.png)
JK flip-flop digunakan sebagai komponen dasar suatu counter atau pencacah naik (up counter) ataupun pencacah turun (down counter). Counter (rangkaian logika sekuensial yang dibentuk dari flip-flop.
2. D Flip-flop (7474)
.png)
D Flip-Flop adalah salah satu Flip Flop yang dapat menyimpan data. Ini dapat digunakan digunakan untuk menyimpan data secara statis atau dinamis tergantung pada desain sirkuit.
2. Rangkaian
- Sebelum diruning
- Setelah diruning
3. Prinsip Kerja Rangkaian
Pertama untuk J-K flip flop dan D flip flop. Pada rangkaian yang ada, untuk kaki R dan S terhubung pada input B0 dan B1, yang mana keduanya divariasikan untuk tiga percobaan pertama. Dapat dilihat variasinya pada jurnal, begitu pula dengan outputnya. Untuk mengaktifkan R dan S pada flip flop adalah aktif LOW, sehingga aktif saat diberikan logika 0. Namun, jika diminta untuk berlogika 1(seperti pada jurnal untuk tabel no. 4-7, maka untuk set dan resetnya tidak aktif. Sehingga output Q dan Q not dipengaruhi oleh input J-K atau D pada flip flop. Pada kaki J terhubung B2 dan untuk K terhubung input B4. Pada B3 terhubung clock(untuk J-K flip-flop) yang berfungsi untuk mempengaruhi output yang berubah atau tidak. Untuk D flip flop, B6 terhubung clock yang berfungsi untuk mempengaruhi output yang berubah atau tidak. Berdasarkan tabel kebenaran untuk J-K flip flop, jika J=1 K=0, maka output Q=1 dan Q not= 0. Hal ini sesuai dengan yang terjadi pada rangkaian.
3. Video Praktikum
[kembali]
4. Analisa[kembali]
1. Pada percobaan kondisi 3, didapatkan nilai Q dan Q' pada JK flip flop maupun D flip flop bernilai 1 semua. Kenapa didapatkan hasil demikian? Jelaskan dengan alasan yang benar!
Jawab:
Nilai Q dan Q' pada JK flip flop maupun D flip flop bernilai 1 semua dikarenakan input pada B1 dan B0 bernilai 0, dimana input S dan R di JK fip flop dan D flip flop bersifat active low, sesuai dengan prinsip kerjanya avtive low akan aktif jika inputannya bernilai 0
2. Pada Percobaan kondisi 1,2,dan 3 terdapat kondisi X pada inputan B2,B3,B4,B4,B5,B6. Apakah inputan ini akan mempengaruhi output yang dihasilkan? Jika iya, kenapa itu bisa terjadi dan jika tidak, siapa sebenarnya yang mempengaruhi nilai outputnya dan kenapa?
Jawab:
Kondisi X pada inputan B2,B3,B4,B4,B5,B6 tidak mempengaruhi output yang dihasilkan karena inputan B1 dan B0 terhubung pada kaki S dan R di JK flip flop dan D flip flop dimana output hanya dipengaruhi oleh inputan yang terhubung pada kaki S dan R. Jadi, yang mempengaruhi nilai outputnya adalah input B1 dan B0
5. Link Download
[kembali]
