- Back to Home »
- Laporan Akhir 1
Kamis, 15 Juni 2023
1. Jurnal [kembali]
2. Hardware
[kembali]
1. Alat dan Bahan
- Panel DL 2203D
- Panel DL 2203C
- Panel DL 2203S
4. Jumper
3. Prinsip Kerja Rangkaian
Pada percobaan 1 ini, menggunakan rangkaian counter asyncronous, dimana vcc mengaliri switch SPDT ketika switch SPDT berlogika 1, dan juga mengaliri input J dan K pada Flip Flop yang pertama dan input CLK dihubungkan ke clock. arus dari SPDT dialirkan menuju setiap input RS pada setiap flip flop dan input JK pada setiap flip flop berikutnya. sedangkan input CLK pada setiap flip flop setelah flip flop pertama dihubungkan dengan input Q atau pun Q' Flip Flop sebelumnya, sehingga perubahan logic probe pada setiap outpiakan bergulir.
Ketika CLK Flip flop dihubungkan ke Q flip flop sebelumnya maka akan terangkai counter UP, dimana Logic Probe akan berubah dari nilai desimal terkecil (0) hingga ke nilai desimal maksimal
Ketika CLK Flip flop dihubungkan ke Q' flip flop sebelumnya maka akan terangkai counter Down, dimana Logic Probe akan berubah dari nilai desimal maksimal hingga ke nilai desimal terkecil.
3. Video Praktikum
[kembali]
4. Analisa[kembali]
1. Analisa output percobaan berdasarkan IC yang digunakan
Jawab:
Pada percobaan 1, Jenis IC yang digunakan adalah IC 74LS112 dimana ini adalah JK flip flop. Output yang didapatkan pada saat falltime, yaitu terjadi pada perubahan bit 1 ke 0. Hal ini terjadi karena inputan J dan K bernilai 1 dimana outputnya toggle. Sehingga output tersebut berpindah setiap terjadi perubahan bit 1 ke 0 pada clock.
2. Analisa sinyal output yang dikeluarkan JK flip flop kedua dan ketiga
Jawab:
Pada percobaan 1, merupakan rangkaian asyncronous counter, dimana rangkaiannya dipasang secara seri, inputan clock JK flip flop yang kedua berasal dari output JK flip flop yang pertama, sehingga inputan pada JK flip flop kedua tergantung pada outputan JK flip flop pertama. Begitupun untuk inputan JK flip flop ketiga tergantung pada output JK flip flop kedua.
5. Link Download
[kembali]